KIM HYUK, XILINX EMBEDDED SFAE, Zynq

unsigned int iic_24lc04_lowest (int sda0, int sda1, int scl0, int scl1) { unsigned int *add; unsigned int data; add = (unsigned int *) XPAR_AXI_GPIO_I2C_SFP_BASEADDR; *add = 0xfffffffc; *(add + 4) = ((sda0)

#include "xtmrctr_l.h" #include "xintc_l.h" #include "xparameters.h" #include "xil_macroback.h" #include "xbasic_types.h" void ext1_handler(void * baseaddr_p) { Xint32 baseaddr = (int)baseaddr_p; xil_printf("x"); } void timer_handler(void *baseaddr_p) { int baseaddr = (int)baseaddr_p; unsigned int csr; csr = XTmrCtr_mGetControlStatusReg(XPAR_XPS_TIMER_0_BASEADDR, 0); xil_printf("a"); XTmrCtr_mSe..

#include "xparameters.h" #include "xil_macroback.h" #include "xtmrctr.h" #include "xio.h" char buffer[0x400000]; void StartTimer () { //Reset and Start Timer XTmrCtr_mSetLoadReg(XPAR_XPS_TIMER_0_BASEADDR, XPAR_XPS_TIMER_0_DEVICE_ID, 0); XTmrCtr_mSetControlStatusReg(XPAR_XPS_TIMER_0_BASEADDR, XPAR_XPS_TIMER_0_DEVICE_ID,XTC_CSR_LOAD_MASK); XTmrCtr_mSetControlStatusReg(XPAR_XPS_TIMER_0_BASEADDR, XP..

사실 이렇게 쉽게 해결 될 줄은 아마도 몰랐습니다. 늘 혼자만 하다보니 넓은 세상이 있고 다양한 솔루션이 있다는 것을... 자일링스는 아래와 같이 플레시 디바이스 드라이버를 지원 합니다. 현재는 SP605보드에 있는 flash만 점검했는데... 잘 되네요.. 즉 CFI를 지원한다면... 읽고 쓰는데는 문제 없을 것 같습니다. Spansion것도 점검해 보도록 하겠습니다. ===== 아래 테이블은 플레시 디바이스 드라이버의 리비젼 정보 입니다. ==== * Ver Who Date Changes * ----- ---- -------- --------------------------------------------------------- * 1.00a mta 10/09/07 First release * 1.0..

data2mem -bm implementation/system_bd -p xc6vlx130tff784-1 –bt implementation/system.bit -bd bootloops/microblaze_0.elf tag microblaze_0 -o b implementation/download.bit 1) System_bd è 확장자가 bmm 이며 일반적으로 프로세서 모듈이 sub인 경우 system_stub.bmm이라는 이름이나 edkBmmFile_bd.bmm이라는 이름으로 저장되어 있습니다. 2) System.bit è 최종 bit 파일 입니다. 일반적으로 프로젝트 이름으로 되어 있습니다. 3) Microblaze_0.elf è bit 파일과 결합할 elf 파일 입니다. 4) Dowload.bit ..

> signal reg0, reg1, reg2 : std_logic_vector(0 to 31); signal user_add : std_logic_vector(0 to 11); signal user_cs: std_logic_vector(0 to 3); signal data_from_user0, data_from_user1,data_from_user2, data_from_user3 : std_logic_vector(0 to 31); signal data_to_user : std_logic_vector(0 to 31); signal user_rd, user_wr, user_clk : std_logic; begin Inst_system: system PORT MAP( ext_int =>ext_int , us..