other fpga doc

user logic interface 만드는 과정.... (PLB 이지만 AXI도 동일하게 적용)

xilinx 2013. 2. 27. 15:23

'other fpga doc' 카테고리의 다른 글

v5 multi boot fallback  (0) 2013.03.11
zynq training material  (0) 2013.02.27
advance vhdl to get 160p  (0) 2013.02.27
chipsync  (0) 2013.02.27
fpga를 이용한 고속 데이터 전송방법 설계, aurora, ethernet, iserdes, oserdes  (3) 2013.02.27